(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11) 許出願公開番号

特開平8-204288

(43)公開日 平成8年(1996)8月9日

(F1) T + C1 8		allinvion es	and a state with the state of t		.=-				
(51) Int.Cl. ^e		識別記号	庁内整理番号	FΙ			3	技術表示	面所
H01S 3	3/18								
H01L 3	1/0232								
35	3/00	M							
				H01L	31/ 02		D		
				審查請求	未請求	請求項の数 6	OL	(全 5	質)
(21)出顯番号		膜平7-7893	(71)出題人	000005108					
					株式会社	上日立製作所			
(22)出魔日	УĽ	成7年(1995) 1 /	123日			F代田区神田殿?	ள்-அரை	ГВ 8 🕿	ish
(DE) HIMS H	7	M(1 T(1000) 1)	1201	(70) Venue-le			7 11 12 1		MD
				(72)発明者			_		
					東京都區	国分寺市東恋ケ	至1丁	3280番地	婡
					式会社	3立製作所中央	形式所以	4	
				(72)発明者	菊池 信	B			
					埼玉県	、 人間郡毛呂山町フ	大字旭台	〒15番地	日


(54) 【発明の名称】 光半導体装置

(57)【要約】

【目的】 光半導体素子を調整無しで、高精度な位置決めを可能とし、これにより生産性向上を図った光半導体装置を提供する。

【構成】 表面に光導波路2が形成されたマウント基板3と、マウント基板3に実装され、光導波路2と光学的に結合する光半導体素子1を有し、この光半導体素子の裏面に設けられたチップ裏面電極6とマウント基板に設けられた金属膜7とを半田パンプ8を介して固定してなる光半導体装置において、マウント基板上の光半導体素子を固定する位置に凹溝4を形成する。

【効果】 半田溶解前に光半導体素子の位置がずれて光 半導体素子の電極パターンとマウント基板の電極パター ンが結合しないという現象がなくなる。



立東部セミコンダクタ 株式会社内

(74)代理人 弁理士 小川 勝男

1

【特許請求の範囲】

1

s' v

2

【請求項1】表面に光導波路が形成された光実装基板を 有する光半導体装置において、上記光導波路と光学的に 結合させる光半導体素子を配置する位置に凹溝を形成し たことを特徴とする光半導体装置。

【請求項2】表面に光ファイバを固定するための溝が形成された光実装基板を有する光半導体装置において、上記光ファイバと光学的に結合させる光半導体素子を配置する位置に凹溝を形成したことを特徴とする光半導体装置。

【請求項3】複数個の光半導体素子を互いに光学的に結 合させて配置する位置に各々凹溝を形成した光実装基板 を有することを特徴とする光半導体装置。

【請求項4】実装基板に設けられた凹溝内と光半導体素子とに互いに設けられた電極パタンを金属合金を介して固定する際、所望の電極パタン同士が接合できる範囲で、上記凹溝の形状と凹溝内の電極パタン形状とを整合させたことを特徴とする光半導体装置。

【請求項5】上記実装基板に設けられた凹溝の側壁を傾斜させ、上記凹溝の開口面積を底面積よりも大きくした 20 ことを特徴とする請求項4記載の光半導体装置。

【請求項6】上記実装基板に設けられた凹溝の側壁および底部の一部に光路確保用の溝を設けたことを特徴とする請求項4又は5記載の光半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は光半導体モジュールにおける光半導体素子の光実装基板上への固定精度の改善を図った光半導体装置に関するものである。

[0002]

【従来の技術】光半導体モジュールは、光通信システムを構成する基本デバイスであり、これらは、発光素子であるレーザダイオード(LD)あるいは受光素子であるフォトダイオード(PD)と光ファイバ及びこれらを光学的に結合させるレンズと、これらを固定し実装する箇体とから構成される。これまで光通信システムは、幹線系を主な用途として、高速化や伝送距離の拡大が図られてきた。今後、光通信システムは、こうした幹線系のみならず、ビル内のローカルエリア・ネットワーク(LAN)や一般家庭を対象とした加入者系にまで適用の検討40が開始されている。

【0003】こうした広いユーザを対象とした光通信システムでは、幹線系大容量システムのような機能や性能だけでなく、システムを構成するデバイスの低価格化が強く望まれている。このため従来の光軸調整を行い光半導体素子をマウント基板上に固定し、光導波路又は光ファイバと結合する方法では、量産性が悪く低価格化が困難である。

【0004】そこで、光半導体素子と光導波路又は光ファイバとの結合構造として、例えば図5に示すように、50

2

半田パンプを利用する構造がある。このような構造の場合、マウント基板上に金属膜による電極パターンを形成し、この電極パターンに合致するように光半導体素子の裏面にも金属膜による電極パターンを形成し、両者のまたとのでは近一致するように光半導体素子をできるように光半導体素子をできる。このとき、予めマウント基板上の電極パターンを形成して光半導体素子が固着されたときに光導波路又は光ファイバを身に半田自身の表面張力により自動を開整効果(セルフアライン効果)が働き、電極パターン同志が高精度に位置決めされ、無調整で光学的結合を又は光ファイバとの結合が無調整となり、生産性の向上が期待できる。

[0005]

【発明が解決しようとする課題】しかし、セルフアライン効果を利用して高精度に位置決めするためには、半田溶解時にマウント基板上に光半導体素子を、電極パターンの大きさや数にもよるが20μm程度の位置精度で合わせておかなければ、固着してほしい電極パターン同志ではなく隣の電極パターンと固着したり、或いは半田パンプが電極パターンと全く接しないという現象が起こり、光半導体素子が光学的に結合する位置からずれて固着されたり、全く固着されないという問題が生じていた。

[0006]

【課題を解決するための手段】本発明では、光半導体素子が光導波路又は光ファイバとを光学的に結合するためのマウント基板において、光半導体素子をマウント基板に形成された凹溝内にセットするという構成を取っている。これにより、光半導体素子の位置ずれ量を制限し、前述した課題を解決しようとするものである。

[0007]

【作用】光半導体素子の裏面に形成された電極バターンとマウント基板上に形成された金属膜による電極バターンを一致させて半田バンプのセルフアライン効果を利用して無調整に光半導体素子と光導波路又は光ファイバを固着する結合構造において、マウント基板上に凹溝を形成し、この凹溝内に光半導体素子をセットすることを特徴としている。このような構造とすることで光半導体素子の位置がずれすぎてしまい半田溶解時に光半導体素子の電極バタンとマウント基板上の電極バターンが一致しないという問題を解決できる。

【0008】すなわち、マウント基板の凹溝の大きさと深さを適当に設定することで、光半導体素子をマウント基板上にセット後半田溶解までに光半導体素子の位置がずれる量を制限することができ、半田溶解時にはセルフアライン効果により所望の位置に光半導体素子が位置決めされる

3

[0009]

【実施例】図1、図2は、本発明の光半導体素子と光導 波路を結合する光半導体装置の構造図である。マウント 基板3は、シリコン基板からなり、表面には光導波路 2、光半導体素子位置すれ制限用溝4、光路確保用溝5 が形成されており、光半導体素子位置ずれ制限用溝4内 に光半導体素子1又はLDチップ11、PDチップ12 が固定される。この構造の特徴は、これらの光半導体素 子1等を固定する位置に光半導体素子位置ずれ制限用溝 4を形成したところにある。

【0010】この様な構造にすれば、図1に示すよう に、マウント基板上で光半導体素子1の位置ずれ量を制 限することができ、半田固着前に光半導体素子1がずれ て図5に示すように半田溶解時に結合すべき電極パター ン6、7が結合せず、光半導体素子1が光導波路2と光 学的に結合する位置からずれて固着されたり、全く固着 されないという現象が起こらず、確実に電極パターン 6、7同志を結合することができる。図2のLDチップ **11、PDチップ12についても同様である。**

【0011】次に、図1、図2の実施例の製造方法の一20 例を示す。先ず、エッチングを行ってマウント基板に段 差を形成し、火炎堆積法及びドライエッチングにより光 導波路2を形成する。次に、エッチングを行って光半導 体素子位置ずれ制限用溝4及び光路確保用溝5を形成す る。この時、エッチャントとしてKOH水溶液を用いて シリコンを異方性エッチングすれば側壁が(111)面 となり傾斜する。又、ドライエッチングを用いても、予 めエッチングマスクとして用いるレジストをハードペー クによりだれさせておけばエッチングにより形成される **溝の側壁もだれ、容易に開口面積を底面積よりも大きく 30** することができる。次に、蒸着法及びCVD法により金 属電極バタン7を形成する。この時、金属膜上にCVD 法により形成した酸化膜を窓空けしてパタン形成しても よいし、個別に電極をエッチング又はミリング加工しバ タン形成してもよい。次に、チップ裏面電極6及び半田 パンプ8を形成した光半導体素子1又はLDチップ1 1、 PDチップ12を光半導体素子位置ずれ制限用溝4 にセットしリフロー炉で半田バンプを溶解させ、光導波 路2と光半導体素子1又はLDチップ11を光学的に結 合する位置に固着する。以上の様にして、本発明の光半 40 導体装置を完成する。

【0012】次に、図3、図4を用いて、他の実施例を 説明する。図3、図4は、本発明の光半導体素子と光フ アイパー9を結合する光半導体装置の構造図である。マ ウント基板3は、シリコン基板からなり、表面にはV溝 10、光半導体素子位置ずれ制限用溝4、光路確保用溝 5が形成されており、光半導体素子位置ずれ制限用溝4 内に光半導体素子1又はLDチップ11、PDチップ1 2が固定される。この構造の特徴は、これらの光半導体 素子1等を固定する位置に光半導体素子位置ずれ制限用 50 プ、12…PDチップ。

溝4を形成したところにある。

【0013】この様な構造にすれば、図3に示すよう に、マウント基板上で光半導体素子1の位置ずれ量を制 限することができ、半田固着前に光半導体素子1がずれ て図5に示すように半田溶解時に結合すべき電極パター ン6、7が結合せず、光半導体素子1が光ファイバー9 と光学的に結合する位置からずれて固着されたり、全く 固着されないという現象が起こらず、確実に電極パター ン6、7同志を結合することができる。図4のLDチッ プ11、PDチップ12についても同様である。

【0014】次に、図3、図4の実施例の製造方法の一 例を示す。先ず、マウント基板3にシリコンの異方性エ ッチングで側壁が (111) 面となる V 溝を形成する。 次に、エッチングを行って光半導体素子位置ずれ制限用 溝4及び光路確保用溝5を形成する。次に、蒸着法及び CVD法により金属電極パタン7を形成する。その後、 チップ裏面電極6及び半田バンプ8を形成した光半導体 素子1又はLDチップ11、PDチップ12を光半導体 素子位置ずれ制限用溝4にセットしリフロー炉で半田パ ンプを溶解させ固着する。次に、光ファイバー9をV溝 10に半田で固定すると光半導体素子1又はLDチップ 11と光ファイバー9を光学的に結合できる。以上の様 にして、本発明の光半導体装置を完成する。

[0015]

【発明の効果】本発明によると、半田バンプのセルフア ライン効果を利用した光半導体素子とマウント基板の固 着構造で、マウント基板の光半導体素子を固着する位置 に光半導体素子位置ずれ制限用溝を形成することによ り、光半導体素子をマウント基板にセット後、半田溶解 前に光半導体素子の位置がずれて光半導体素子の電極バ ターンとマウント基板の電極パターンが結合しないとい う現象をなくし、光半導体素子を確実に半田パンプのセ ルフアライン効果による無調整位置決めでマウント基板 に固着することができる。本発明を適用することで、光 モジュールの量産性を向上させることができ、デバイス の低価格化に対しても大きな効果を発揮することができ

【図面の簡単な説明】

【図1】本発明による実施例を示す図。

【図2】本発明による実施例を示す図。

【図3】本発明による実施例を示す図。

【図4】本発明による実施例を示す図。

【図5】半田バンプによる光半導体素子とマウント基板 との結合を示す図。

【符号の説明】

1…光半導体素子、2…光導波路、3…マウント基板、 4…光半導体素子位置ずれ制御用溝、5…光路確保用 溝、6…チップ裏面電極、7…金属膜、8…半田パン プ、9…光ファイバー、10…V溝、11…LDチッ

